作者：蒋高振，来源：浙商证券

先进封测：通富微电、长电科技等；

设计IP公司：芯原股份等；

封测设备：华峰测控、长川科技、新益昌、和林微纳等；

封装载板：兴森科技等。

1.

Chiplet：延续摩尔定律—先进制程替代之路！

1.1.Chiplet助力先进制程弯道超车

Chiplet(芯粒)模式是在摩尔定律趋缓下的半导体工艺发展方向之一。

近几十年来，芯片制造工艺基本按摩尔定律发展，单位面积芯片可容纳晶体管数目大约每18个月增加一倍，芯片性能与成本均得到改善。但随着工艺迭代至7nm、5nm、3nm及以下，先进制程的研发成本及难度提升，开发先进制程的经济效益逐渐受到质疑。

后摩尔定律时代的主流晶片架构SoC (系统单晶片)推动摩尔定律继续向前发展，将多个负责不同运算任务的元件集成于单一晶片上，用单个晶片实现完整功能，各功能区采用相同制程工艺。

Chiplet模式或存在弯道超车机会，该模式将芯片的不同功能分区制作成裸芯片，再通过先进封装的形式以类似搭积木的方式实现组合，通过使用基于异构集成的高级封装技术，使得芯片可以绕过先进制程工艺，通过算力拓展来提高性能同时减少成本、缩短生产周期。总的来说，Chiplet是一种将多种芯片（如I/O、存储器和IP核）在一个封装内组装起来的高性能、成本低、产品上市快的解决方案。

Chiplet方案对封装工艺提出了更高的要求。Chiplet与SiP相似，都是进行不同元件间的整合与封装，而Chiplet的各裸芯片之间是彼此独立的，整合层次更高，不集成于单一晶圆片上，Chiplet目前封装方案主要包括2.5D封装、3D封装、MCM封装等类型。Chiplet的封装方案要实现各裸芯片之间的互联，同时也要保障各部分之间的信号传输质量。

国际巨头成立UCIe产业联盟促进互联协议标准。Chiplet模式需要实现各家芯片的互联，如何界定互联标准是重要问题。2020年英特尔在加入美国 CHIPS 联盟后，曾免费提供 AIB 互连总线接口许可以支持 Chiplet 生态系统建设，但其他厂商由于顾虑该接口许可需要使用英特尔自家的先进封装技术EMIB，所以最后该标准没有普及使用。

英特尔、AMD、Arm、高通、三星、台积电、日月光、Google Cloud、Meta、微软等大厂于2022年3月UCIe产业联盟，旨在建立统一的die-to-die互联标准，这促进了Chiplet模式的应用发展。经梳理我们认为，国际巨头成立的UCIe联盟将对Chiplet互联标准统一起到重要推动作用，Chiplet方案发展将加快。

1.2. 灵活性+低成本催生Chiplet需求

与传统的SoC方案相比，Chiplet模式具有设计灵活性、成本低、上市周期短三方面优势，使得该方案成为半导体工艺重要发展方向。

Chiplet模式可以自由选择不同分区的工艺节点。传统的SoC芯片在制造上必须选择相同的工艺节点，然而不同的芯片的工艺需求不同。如逻辑芯片、模拟芯片、射频芯片、存储器等往往成熟制程节点是不同的，模拟芯片如果采用高级制程可能会导致漏电、噪声等问题，SoC芯片统一采用相同的制程则会造成一定的麻烦。而Chiplet模式则可以自由选择不同裸芯片的工艺，然后通过先进封装来进行组装，相比SoC则更具灵活性，优势明显。

Chiplet模式有利于提高良率，降低制造降低成本。传统SoC架构会增大单芯片面积，这会增大芯片制造过程中的难度，由缺陷密度带来的良率损失会增加，从而导致SoC芯片的制造成本提升。而Chiplet方案将大芯片分为多个裸芯片，单位面积较小，相对而言良率会有所提升，从而降低其制造成本。

Chiplet模式可以实现产品重复使用，缩短产品上市周期。由于SoC方案采用统一的工艺制程，导致SoC芯片上的各部分要同步进行迭代，这使得SoC芯片的迭代进程放缓。Chiplet模式可以对芯片的不同单元进行选择性迭代，迭代部分裸芯片后便可制作出下一代产品，大幅缩短产品上市周期。

Chiplet模式目前还暂时存在对先进封装技术要求高、散热能力差等问题。实现各裸芯片之间的开孔、电镀需要精密的操作；要保证各裸芯片之间的数据实现高速、高质量传输；相对先进制程Chiplet模式散热能力较差，这些增加都给制造芯片提出了新的技术难题。

2.

巨头布局：华为/AMD/Apple—产品案例视角！

2.1. 华为：首推7nm Chiplet云服务器方案

华为推出基于Chiplet技术的7nm鲲鹏920处理器。华为推出的鲲鹏920是业界领先的ARM-based处理器，根据公司官网消息该处理器采用7nm制造工艺，基于ARM架构授权，由华为公司自主设计完成，通过优化分支预测算法、提升运算单元数量、改进内存子系统架构等一系列微架构设计，大幅提高处理器性能。典型主频下，SPECint Benchmark评分超过930，超出业界标杆25%。同时，能效比优于业界标杆30%。鲲鹏920以更低功耗为数据中心提供更强性能。该处理器创建了相干缓存子系统以将多核集成到单个小芯片中，同时开发了专用并行小型IO块，以实现二维封装解决方案的高带宽芯片间连接。

2.2. AMD：联手台积电推出3D Chiplet方案

AMD联手台积电推出3D Chiplet产品。AMD于2021年6月发布了基于3D Chiplet技术的3D V-Cache，该技术使用的是台积电的3D Fabric先进封装技术，将包含64MB L3 Cache的Chiplet以3D堆叠的形式与处理器进行了封装。2022年3月AMD推出了Milan-X 霄龙处理器，该处理器是基于Milan的第三代处理器 EPYC 7003 的升级版本，通过使用AMD的3D V-Cache堆叠技术实现了768 MB的L3缓存。Milan-X 是一个包含9个小芯片的MCM，其中包括8个CCD 裸片和1个大型I/O裸片。

2.3. 苹果：双M1 Max互连缔造高性能方案

苹果推出采用台积电CoWos-S桥接工艺的M1 Ultra芯片，实现性能飞跃。苹果2022年3月发布的M1 Ultra芯片采用了独特的 UltraFusion 芯片架构，借助台积电的CoWos-S技术，通过两枚 M1 Max 晶粒的内部互连，实现了性能的飞跃。M1 Ultra在新架构下，晶体管数量达到了M1的7倍多，同时两颗 Max 之间的互连频宽可达 2.5TB/s。M1 Ultra内部集成内存128GB，包含8个16层堆叠的HBM（高带宽内存）堆栈的内存部件，核心传输速率达3200M，实际传输带宽超过800GB/s。这款产品实现了 Apple 芯片与 Mac 系列电脑的又一次重大飞跃，具有里程碑意义。

3.

产业革新：先进封装+IP复用—供应链之关键！

3.1. 先进封装提升设计弹性

Chiplet目前封装方案主要包括2.5D封装、3D封装、MCM封装等类型。2.5D 封装将多个芯片并列排在中介层（Interposer）上，经由微凸块（Micro Bump）连结，让内部金属线连接芯片间的电子讯号，再通过矽穿孔（TSV）来连结下方的金属凸块（Solder Bump），再通过导线载板连结外部金属球，实现各部件之间紧密的连接。，3D封装则直接将各芯片进行堆叠，在芯片制作电晶体（CMOS）结构，并直接使用矽穿孔来连结芯片间的电子讯号。MCM技术是将多个LSI/VLSI/ASIC裸芯片和其它元器件组装在同一块多层互连基板上，然后进行封装。

国际厂商积极布局Chiplet封装。目前Intel、TSMC、Samsung等多家公司均创建了自己的Chiplet生态系统，积极抢占Chiplet先进封装市场。

Intel推出3D堆叠异构系统集成技术Foveros与嵌入式多芯片互联桥接技术EMIB。该封装技术采用 3D 堆栈来实现逻辑对逻辑的集成，为设计人员提供了极大的灵活性，从而在新设备外形要素中混搭使用技术 IP 块与各种内存和输入/输出元素。产品可以分成更小的小芯片 (Chiplet) 或块 (tile)，其中 I/O、SRAM 和电源传输电路在基础芯片中制造，高性能逻辑小芯片或块堆叠在顶部。EMIB技术将有机基板和硅基板相结合，在有机基板上埋嵌硅基板实现高密度互连，通过这样的架构保持互连密度和性能，此外还可以减少制造成本。

TSMC推出的3D Fabric，搭载了3D Silicon Stacking和CoWoS、InFO等先进封装技术。台积电的3DFabric系列技术包括2D和3D前端和后端互连技术，前端技术TSMC-SoIC使用3D硅堆叠所需的尖端硅晶圆厂的精度和方法，包括晶圆芯片（CoW）和晶圆对晶圆（WoW）芯片堆栈技术，允许相似和不同芯片的3D堆栈提供多种功能，包括通过增加运算核心数量来提高运算能力、堆栈式内存可提供更多内存和更高的带宽、通过深沟式电容改善功率传输。台积电还拥有多个专属的后端晶圆厂，这些晶圆厂可以组装和测试包括3D堆栈芯片在内的硅芯片，并将其加工成封装后的装置。台积公司3D Fabric的后端工艺包括CoWoS和InFO系列的封装技术。

国内企业通富微电、长电科技积极布局Chiplet封装技术。长电科技于6月加入UCIe产业联盟参与推动Chiplet接口规范标准化，根据投资者问答，公司去年推出了XDFOI™全系列极高密度扇出型封装解决方案，该技术是一种面向Chiplet的极高密度，多扇出型封装高密度异构集成解决方案，包括2D/2.5D/3D Chiplet，能够为客户提供从常规密度到极高密度，从极小尺寸到极大尺寸的一站式服务。通富微电与AMD密切合作，是AMD的重要封测代工厂，在Chiplet、WLP、SiP、Fanout、2.5D、3D堆叠等方面均有布局和储备，现已具备Chiplet先进封装技术大规模生产能力。

Chiplet封装推动对芯片测试机的需求增长。根据公司调研，相比SoC封装，Chiplet架构芯片的制作需要多个裸芯片，单个裸芯片的失效则会导致整个芯片的失效，这要求封测公司进行更多数量的测试以减少失效芯片带来的损失。目前华峰测控、长川科技均在测试机方面有所布局，有望受益Chiplet封装带来的测试机需求增长。

3.2. IP复用提高设计经济性

Chiplet的发展有利于实现“IP芯片化”。Chiplet由不同功能的裸芯片所构成，与此同时Chiplet的裸芯片实际上是半导体IP经过设计和制程优化后生产出的硬件化产品，一定意义上Chiplet芯片也可以看作是由不同的IP所构成。IP厂商有可能实现从IP供应商到Chiplet产品供应商的转变，从而提升公司在产业链中的附加价值。在Chiplet模式下，设计公司可以买不同公司的硬件然后通过先进封装进行组合，在此模式下IP公司有望实现向硬件提供商的转变。

芯原股份作为国内最大的半导体IP供应商有望受益Chiplet发展。公司是大陆排名第一、全球排名前七的半导体IP供应商，是大陆首批加入UCIe联盟的企业之一，拥有丰富的处理器IP核，以及领先的芯片设计能力。目前公司致力于通过“IP芯片化”和“芯片平台化”来实现Chiplet产业化，与全球主流封测厂、芯片制造厂商都建立了合作关系，在推出Chiplet业务方面具有优势。公司计划于2022至2023年，继续推进高端应用处理器平台Chiplet方案的迭代研发工作，推进Chiplet在平板电脑、自动驾驶、数据中心等领域的产业化落地进程，芯原股份有可能是全球第一批面向客户推出Chiplet商用产品的企业。

4.

受益标的：聚焦封装/设备/IP环节与供应链变革！

先进封装：国内目前在先进制程技术上与国际厂商存在明显差距，Chiplet方案为国内芯片制造业提供了弯道超车机会。国内芯片厂商可以通过采用Chiplet方案来弥补国内先进制程产业链落后的劣势，通过先进封装来提升芯片性能。国内先进封装领域公司有望受益Chiplet方案的发展，受益公司包括通富微电、长电科技等。

IP公司：Chiplet方案降低了芯片设计的成本与门槛，IP复用提高了设计的灵活性。后续IP公司有望实现从IP供应商向Chiplet供应商的身份转变，增加在产业链中提供的价值，受益公司包括芯原股份等。

封测设备：Chiplet方案的落地的关键便在于先进封装技术的实现，这对封装设备提高了要求及需求。如Chiplet方案设计大量裸芯片，封测过程需要对大量芯片进行测试以保证最后芯片成品良率。国内封测设备公司有望受益，受益公司包括华峰测控、长川科技、新益昌、和林微纳等。

封装载板：Chiplet方案会采用2.5D封装、3D封装、MCM封装等形式对芯片进行先进封装，这种封装方式会增加ABF、PCB载板层数，具体层数与技术指标要求取决于芯片的设计方案。国内ABF、PCB载板厂商有望受益Chiplet方案的发展，受益公司包括兴森科技等。